Pullup-, Pulldown-Widerstand
Openkollektor - Wired-OR - Latchup-Effekt
- Elektronik-Minikurse: Inhaltsverzeichnis WICHTIG: Diverse technische Infos
- Elektronik-Minikurse: Philosophie (Sinn, Vorwissen, Praxisbezug)
- Hilfe bei Leserfragen. (WICHTIG: Unbedingt zur Kenntnis nehmen!)
- Simulieren und Experimentieren, ein Vorwort von Jochen Zilg
- Autor: Thomas Schaerer Opamp-Buch Timer555-Buch
Einleitung
In diesem Elektronik-Minikurs beschäftigen wir uns mit dem Pullup- und
Pulldown-Widerstand für unterschiedliche Anwendungen im Gebrauch von
digitalen Schaltungen. Es geht dabei um die alten TTL- und die aktuell
modernen CMOS-Eingangsstufen von digitalen Gattern (NAND, AND, NOR, OR,
XOR etc.). Wir gebrauchen hier den englischen Begriff
Gates.
Weil beim kurzen Rückblick ins TTL-Zeitalter auch die damals moderne,
schnellere und leistungsreduzierte Lowpower-Schottky-Version (LS-TTL)
mit einbezogen wird, wird auch kurz erklärt, was neben der
Schottky-Diode der Schottky-Transistor ist.
Danach geht es weiter mit der CMOS-Technologie. Wenn eine lange Leitung
zwischen einer Taste oder einem andern Kontakt und dem CMOS-Eingang
liegt, gibt es leicht Störprobleme, weil diese Leitung als
Empfangsantenne wirkt. Also werden Massnahmen zur Entstörung
thematisiert. Danach folgt die Verwendung eines RS-Flipflop für die
einfache Realisierung eines prellfreien Tasters.
Der elektrostatische Einfluss auf ein offenes CMOS-Gate und was tun mit
unbenutzten CMOS-Eingängen ist ein weiteres Thema. Nachfolgend eine
praktische Anwendung eines aktiven Lichtsensors und einer Steuerung mit
CMOS- oder TTL-Eingang. Im Fokus steht die Schnittstelle. Hier kommt das
Prinzip der Wired-OR-Funktion zum praktischen Einsatz.
Ein weiteres Kapitel widmet sich der Frage, ob es schädlich sein kann,
wenn digitale CMOS-Schaltungen Signalspannungen bekommen, wenn die
Betriebsspannung ausfällt oder ausgeschaltet wird. Und ganz zum Schluss
gibt es Links zu Informationen zum Thema Schottky-Diode und
Latchup-Effekt.
Was ist ein Pullup- und ein Pulldown-Widerstand?
Pull heisst bekanntlich ziehen, Up heisst rauf und Down heisst runter. Ein Pullup-Widerstand zieht also etwas hinauf und ein Pulldown-Widerstand zieht etwas hinunter. Genau so einfach ist es. Der eine zieht die elektrische Spannung hinauf und der andere zieht sie hinunter. Das Hinaufziehen geht dabei meist bis zum Betriebsspannungswert +Ub und das Hinunterziehen hinunter auf GND, oder im Falle einer symmetrischen Betriebsspannung mit ±Ub auf -Ub. Damit wäre eigentlich schon alles geklärt, wenn es denn nicht etwas komplizierter wäre...
Es gibt zwei Möglichkeiten einen Taster mit einem logischen Gatter zu
verbinden. Will man dafür sorgen, dass der Eingangspin logisch LOW
erhält, wenn die Taste gedrückt wird, so gilt Teilbild 1.1. Der Kontakt
liegt zwischen dem Eingang des Gatters und GND. Der Pullup-Widerstand
liegt zwischen dem Eingang und +Ub. Beim Öffnen des Tasters zieht der
Pullup-Widerstand die Spannung am Eingang hoch bis zum
Betriebsspannungswert +Ub, was logisch HIGH entspricht. Das Gatter
selbst wird selbstverständlich mit der selben Betriebsspannung +Ub und
GND gespeist und das gilt für alle folgenden Bilder, wo die Speisung
nicht speziell gekennzeichnet ist.
Will man dafür sorgen, dass der Eingang logisch HIGH erhält, wenn die
Taste gedrückt wird, gilt Teilbild 1.2. Der Kontakt liegt zwischen dem
Eingang und +Ub. Der Pulldown-Widerstand liegt zwischen dem Eingang und
GND. Beim Öffnen des Kontaktes zieht der Pulldown-Widerstand die
Spannung am Eingang hinunter auf GND, was logisch LOW entspricht. LOW
als exakter GND-Pegel wird am Eingang nur dann per Widerstand erreicht,
wenn es ein CMOS-Eingang ist, weil dieser extrem hochohmig ist. Bei
TTL-Bausteinen ist dies nicht der Fall, wie wir noch sehen werden.
Es werden hier Eingänge von NAND-Gattern gezeigt. Natürlich können dies
auch andere digitale Eingänge sein, wie z.B bei einem Flipflop, Zähler
oder Schieberegister. Bei der Anwendung von Pullup- und
Pulldown-Widerständen geht es ganz einfach immer darum, dass bei einem
offenen Kontakt der korrekte logische Eingangspegel garantiert ist.
Darauf werden wir noch näher eingehen.
Ein Pullup- oder Pulldownwiderstand kommt auch bei einer Steuerung
mittels Transistor zum Einsatz, der ähnlich einem Schalter dem Ein- und
Ausschalten dient. In diesem Fall ist der Pullup- oder
Pulldownwiderstand auch ein Kollektorwiderstand. Ein Widerstand im
Kollektorkreis einer Schalt-Transistorstufe, dargestellt in den
Teilbildern 1.3 und 1.4. Häufig findet man die Schaltung in Teilbild
1.3. Ein NPN-Transistor in der Funktion eines Openkollektor-Ausganges,
integriert z.B. in einem
Optokoppler.
Siehe Skizze unter "Gleichstrom-Übertragungsverhältnis".
Das RS-Flipflop
Das RS-Flipflop ist eine typische Anwendung für Pullup- oder Pulldown-Widerstände. Immer dann wenn mechanische Kontakte - hier Taster - zur Anwendung kommen, sind diese Pullup- oder Pulldown-Widerstände notwendig, um den Logikpegel bei offenem Kontakt sicher zu stellen. Sollte der Leser nicht wissen was ein RS-Flipflop ist, so mache er sich bitte schlau in Patrick Schnabels RS-Flipflop-Grundkurs in:
Auf dieser Seite wird je ein RS-Flipflop mit zwei NAND- und zwei NOR-Gattern vorgestellt. Bild 2 (hier) illustriert zusätzlich die Pullup- und Pulldown-Widerstände. Die Dimensionierung dieser Widerstände wird weiter unten thematisiert.
Der prellfreie Schalter mit RS-Flipflop
Der prellfreie Taster oder prellfreie Schalter, zeigt Bild 3 in den
Ausführungen mit einem NAND-RS- und einem NOR-RS-Flipflop. Dies ist eine
sehr typische Anwendung für RS-Flipflops mit Pullup- und
Pulldown-Widerständen. Nachteilig ist, dass man einen Umtaster, bzw.
Umschalter, einsetzen muss. Einen prellfreien Taster oder Schalter mit
nur einem Arbeitskontakt muss mit einem Monoflop (monostabile Kippstufe)
realisiert werden, dessen Impulsdauer grösser sein muss als die
Kontakt-Prellzeit.
RS-Flipflop entstören: Wie man ein RS-Flipflop in einer stark
EMV-verstörten Umgebung, z.B. in einer Steuerungsanwendung im
230-VAC-Bereich, desensibilisiert, zeigt folgender Elektronik-Minikurs
(Bilder 4, 5 und 6):
TTL war früher, (H)CMOS ist heute
Die Transistor-Transistor-Logik (TTL) wird hier nur noch vollständigkeitshalber thematisiert. Für neue Projekte werden nicht mehr Standard-TTL, LS-TTL oder ALS-TTL eingesetzt. Wer trotzdem mehr zu diesen Bausteinen, jedoch auch einiges über (H)CMOS erfahren möchte, empfehle ich meinen Artikel aus dem Jahre 1992 in:
Standard-TTL und die Pullup- und Pulldown-Widerstände
Bild 4 zeigt zwei Standard-TTL-Eingänge. Teilbild 4.1 mit einem Pullup-
und Teilbild 4.2 mit einem Pulldown-Widerstand beschaltet.
Betrachten wir zuerst Teilbild 4.1. Wie gross darf Rpu (Resistor-pullup)
sein, damit die Schaltung sicher funktioniert? Im Prinzip darf er
beinahe beliebig gross dimensioniert werden oder man könnte auf ihn auch
ganz verzichten. Bei offenem Eingang fliesst ein T1-Basisstrom Ib,
begrenzt durch R1, über die T1-Basis-Kollektor-Diode in die Basis von
T2. T2 und T4 leiten. T3 ist offen. Der Ausgang des TTL-NAND-Gatter
liegt damit auf logisch LOW (beinahe GND-Pegel).
Und trotzdem Rpu: Mit dem Einsatz von Rpu liegt die Spannung am
Eingang des NAND-Gate bei der Betriebsspannung von +5 VDC. Damit wird
der Störabstand des NAND-Gate verbessert, was sich besonders bei langen
Leitungen am Eingang störsicherer auswirkt. Der parasitäre Minimalstrom
vom Emitter zum Kollektor des T1 und weiter zur Basis von T2 ist so
extrem niedrig, dass Rpu relativ hochohmig gewählt werden kann. 100
k-Ohm sind zwar möglich, empfohlen werden jedoch Werte zwischen 5 und 10
k-Ohm. Zu hohe Rpu-Werte erhöhen durch Einkopplung mittels parasitärer
Leitungskapazitäten die Störempfindlichkeit. Wie schon
angedeutet, kann man den unbenutzten NAND-Eingang offen lassen, besser
ist jedoch, aus dem selben Grund, die direkte Verbindung mit +5 VDC
(nicht skizziert).
Wir kommen zum Teilbild 4.2. Wie gross darf Rpd (Resistor-pulldown)
sein? Hier fliesst ein T1-Basisstrom b1 über einen der beiden T1-Emitter
via Rpd nach GND. Aus T1 fliesst kein Kollektorstrom wenn einer der
beiden Emitter von T1 auf GND-Pegel liegt, weil die Basis von T2 über
die leitende Kollektor-Emitter-Strecke von T1 ebenfalls auf GND gezogen
wird. Der Basisstrom Ib von T1 entspricht dem Emitterstrom Ie von T1 via
Taster nach GND.
Dieser Strom erzeugt in Rpd eine Spannung und dieser darf gemäss
Datenblatt 0.8 VDC nicht überschreiten. Der durch R1 begrenzte Strom
liegt bei maximal 1.1 mA. Damit die Spannung von 0.8 VDC am Eingang
nicht überschritten wird, darf Rpd nicht grösser als 720 Ohm sein. Es
werden in der Praxis allerdings Werte unter 500 Ohm, in der Regel ein
Widerstand von 390 Ohm, empfohlen.
Bei der Anwendung von Pulldown-Widerständen zeigt sich bei
Standard-TTL-Schaltungen sogleich ein gravierender Nachteil: Der Strom
ist bei geschlossenem Taster- oder Schaltkontakt relativ gross. Bei
einem Rpd-Wert von 390 Ohm resultiert ein Strom von 12.8 mA. Im
Gegensatz dazu erzeugt ein Rpu-Wert von 10 k-Ohm (Teilbild 4.1) bei
geschlossenem Kontakt nur 0.5 mA. Besonders dann wenn eine grosse
Menge von Schaltern zum Einsatz kommt, zeigt sich der Vorteil beim
Einsatz von Pullup-Widerständen. Geringere Verluste.
LS-TTL und die Pullup- und Pulldown-Widerstände
Auch diese Logik ist sehr alt (LS=Lowpower-Schottky) und es gab auch
längst die ALS-TTLs (A = Advanced) welche die LS-TTLs teilweise
verdrängte. Diese ALS-TTL-Bauseine sind etwa doppelt so schnell wie die
LS-TTLs und benötigen etwa nur die halbe Leistung. Das Problem bei den
ALS ist das kritische Schaltungsdesign. Empfindliche sehr hochfrequente
Oszillationsneigung durch geringste parasitäre Kapazitäten und
Induktivitäten wischen und in den Leiterbahnen bei den Schaltflanken
(Mehrfach-Trigger). Trotz Block-Kondensatoren ganz nahe bei beim IC,
nicht einfach. Aber uns interessiert hier nur die Angelegenheit mit den
Pullup- und Pulldown-Widerständen für LS-TTL-NAND-Gates. Mehr Infos zu
den TTLs im Link
TTL-Schaltkreisfamilie.
Betrachten wir das Schaltbild in Teilbild 5.1. Schottky-Dioden schalten
wesentlicher schneller vom sperrenden in den leitenden Zustand und
umgekehrt. Die Durchfluss-Schwellenspannung beträgt nur etwa 0.3 bis 0.4
V, während es bei herkömmlichen Siliziumdioden etwa 0.6 bis 0.8 V sind.
Betreffs Rpu gelten etwa die selben Überlegungen wie zur Schaltung in
Teilbild 4.1. Gleichgültig wie hoch der Widerstand von Rpu ist, die
Diode liegt in Sperrrichtung und es fliesst bloss ein irrelevant
geringer Sperrstrom. Trotzdem sollte man es mit dem Wert des Rpu, aus
dem Grund wie bereits beschrieben, nicht übertreiben.
In Teilbild 5.2 wirkt Rpd und es fliesst ein Strom durch den
stromlimitierenden Widerstand R1, Schottky-Diode D1 und Rpd nach GND. R1
ist in LS-TTL-Schaltungen allerdings fünf mal grösser als in
Standard-TTL-Schaltungen. Daher darf Rpd mit 1.8 k-Ohm auch etwa fünf
mal grösser sein. Was eine Schottky-Diode ist, erfährt man u.a.
hier
im Kapitel "Schottky-Dioden" auf Seite 11.
Was ist ein Schottky-Transistor
Dies ist im Grunde nichts anderes als ein ganz normaler
schnellschaltender NPN-Transistor kombiniert mit einer Schottky-Diode
zwischen Basis und Kollektor. Wozu soll denn das dienen? Ganz einfach,
es wird verhindert, dass der Basisstrom des Transistors unnötig gross
wird. Sobald beim Anstieg des Basisstromes der Kollektorstrom in
Funktion der Stromverstärkung zunimmt, sinkt die
Kollektor-Emitter-Spannung. Wird diese Spannung niedriger als die
Flussspannung der Schottky-Diode, fliesst ein Teil des Stromes anstatt
zur Basis über diese Diode zum Kollektor. Dadurch wird wirksam
verhindert, dass der Transistor in die Sättigung gesteuert wird. So
müssen nach Wegfall des Basisstromes weniger Ladungsträger aus der Basis
"ausgeräumt" werden und der Transistor schaltet schneller aus.
Man kann diesen Trick auch mit herkömmlichen Siliziumdioden realisieren.
Allerdings arbeitet die Schaltung dann langsamer und die minimale
Kollektor-Emitter-Spannung ist höher. Das folgende Bild zeigt drei
Schaltungen
thematisiert im Elektronik-Minikurs:
Pullup- und Pulldown-Widerstände an CMOS-Eingängen
Offene TTL-Eingänge sind prinzipiell logisch HIGH, auch wenn dies nicht
ganz unproblematisch ist, wie wir weiter oben gelesen haben. Wie sieht
dies mit CMOS-Eingängen aus? Die Oxydschicht zwischen Gate und Source
der MOSFETs ist praktisch ein perfekter Isolator. Ein Eingangswiderstand
von mindestens 1012 Ohm ist selbstverständlich. Allerdings
nicht vergessen, dass zwischen dem Eingang und dem Gate des MOSFET die
Überspannungs-Schutzschaltung mit den Dioden liegt, dargestellt in
Teilbild 7.3. Diese Dioden haben parallel zum Gate-Source-Widerstand des
der MOSFETs ebenfalls einen sehr hohen Widerstand im Normalbetrieb, im
nichtleitenden Zustand. Dieser reduziert den sehr hohen
Eingangswiderstand etwas. Davon liest man in den Datenblättern nichts.
Das ist aber nicht tragisch, weil die Schaltung im IC digital arbeitet.
Bei einer hoch auflösenden analogen Funktion, könnte dies ein Kriterium
sein.
Was hindert uns also für Rpu und Rpd Werte im M-Ohm-Bereich zu wählen?
Im Grunde nichts, wenn da nicht einige Kriterien aus der Praxis zu
berücksichtigen sind. Wenn durch Verschmutzung Kriechstrecken entstehen,
nimmt an dieser Strecke der Widerstand ab. Passiert dies zwischen den
Kontakten eines Schalters oder Tasters, dann haben wir einen
Spannungsteiler der entweder aus Rpu und dem offenen
Kontaktübergangswiderstand (Teilbild 7.1) oder aus Rpd und dem offenen
Kontaktübergangswiderstand (Teilbild 7.2) besteht. Dadurch wäre die
korrekte logische Eingangsspannung nicht mehr gewährleistet.
Betreffs Grösse von Rpu und Rpd kommt es ganz auf die Anwendung an. Im
Normalfall eignen sich gut Werte von 10 bis zu einigen 100 k-Ohm. Im
nächsten Kapitel befassen wir uns mit dem Störrisiko bei langen
Leitungen zwischen der Kontaktstelle und der Elektronik und wir
überlegen uns was im Falle des Batteriebetriebes zu beachten ist. Diese
Situation weicht etwas vom Normalfall ab.
Störsichere Gate-Eingangsschaltung eines CMOS-IC
Wie funktioniert diese Schaltung? R1 ist der Pullup-Widerstand. Beim
Öffnen des Kontaktes und bei offenem Kontakt wirkt die Zeitkonstante
R1*C mit 10 ms. Bei diesem Wert können selbst massive kapazitive
Einkopplungen auf die lange Leitung von niederfrequenten Signalen kaum
stören. Hochfrequente Störsignale haben eh keine Chance, vorausgesetzt
allerdings, dass C kein Wickel- sondern ein Keramikkondensator (abk.
Kerko) ist. Dieser hat eine speziell niedrige parasitäre
Eigeninduktivität.
Man sollte hier auf eine relativ grosse R1*C-Zeitkonstante achten, denn
bei einem hochohmigen Eingang und bei der Verwendung einer sehr langen
Leitung, können auch mittel- und niederfrequente Einkopplungen stören.
Bei geschlossenem Tasten- oder Schalterkontakt ist der Eingang
niederohmig. Der sehr niedrige Widerstand, bestehend aus Kontakt und
Leitung, dominiert.
Wir dürfen aber nicht vergessen, dass die Leitung auch eine gewisse
Induktivität besitzt. Sie ist eine parasitäre Spule mit einer Windung.
Dies ist, extrem betrachtet, auch dann der Fall wenn eine parallele
Zweidrahtleitung verwendet wird. Allerdings ist dann die Antennenwirkung
sehr gering. Wollen wir aber auch gleich diesem Problem vorbeugen, so
schalten wir in Serie zum Eingang R2 mit einem Wert von z.B. 10 k-Ohm.
R2 erzeugt mit C eine Zeitkonstante von 0.33 ms. Dies dürfte ausreichen,
da bei geschlossenem Kontakt eine niedrige Impedanz vorliegt, bei der
nur hochfrequente bzw. steilflankige Einkopplungen überhaupt wirksam
werden können.
Der passive Tiefpass aus R2*C dämpft dies wirksam. R2 hat aber noch
einen anderen Zweck. Ohne R2 bildet sich aus der Leitungsinduktivität
und C ein eher schwach gedämpfter Schwingkreis, der durch eine
steilflankige Störeinkopplung angeregt werden könnte. Die daraus
resultierende Amplitude könnte zu einer Fehltriggerung des
nachgeschalteten Systems führen. Mit R2 erreicht man eine wirksame
Dämpfung dieses parasitären Schwingkreises.
Der Latchup-Effekt: Wozu braucht es noch R3? Nehmen wir an, es
kommt auf der langen Leitung zu einem Überspannungsimpuls, dann könnte
der Stromimpuls durch die Schutzdioden D1 und D2 kurzzeitig so gross
werden, dass ohne R3 die ebenso kurzzeitig erhöhte Durchfluss-Spannung
der IC-internen Schutzdioden überschritten wird. Die Folge davon wäre
ein
Latchup-Effekt
des CMOS-IC. Dieser führt bekannterweise zum Kurzschluss der
Betriebsspannung durch die Zündung eines IC-internen parasitären
Thyristors und zerstört das IC. Mit R3, der durchaus auch grösser
gewählt werden kann, wird der Eingangsstrom ins Gate, im Falle einer
Eingangsspannung unterhalb von GND oder oberhalb von +Ub, so weit
begrenzt, dass der Latchup-Effekt sicher nicht auftreten kann. Sicher,
weil die Eingänge der CMOS- und HC(T)MOS-Familien bereits integrierte
Widerstands-Dioden-Netzwerke enthalten, die jedoch möglichst nicht
überstrapaziert werden sollen. Daher lohnt es sich vor dem IC-Eingang
zusätzliche Massnahmen zu treffen, wie dies Bild 8 illustriert, falls
der Eingang extremen Bedingungen ausgesetzt ist. Mit einer langen
Leitung im Freien ist dies der Fall.
Betreffs Überspannungsschutz an elektronisch sensiblen Eingängen
empfiehlt sich auch der Elektronik-Minikurs
Überspannungsschutz von
empfindlichen Verstärkereingängen. Es geht dabei zwar um Opamps,
jedoch das Prinzip ist das selbe. R2 in
Bild 8
hat die selbe Bedeutung wie R3 hier zufällig ebenfalls in Bild 8. Die
beiden Transistoren T3 und T4 arbeiten als Basis-Kollektor-Dioden. Sie
ersetzen die speziellen Pico-Ampere-Dioden. pA-Dioden sorgen mit ihrem
sehr geringen Sperrstrom (Reverse current) für einen nur sehr geringen
Einfluss auf die DC-Offsetspannung im nachfolgenden Opamp. Etwas, das
hier keine Bedeutung hat.
Es sei noch vollständigkeitshalber darauf hingewiesen, dass die
Massnahme in Bild 8 als Überspannungsschutz gegen eine starke
elektrostatische Entladung, induziert z.B. durch eine indirekte
Blitzentladung in der Nähe, bei Weitem nicht ausreicht!
Schmitt-Trigger: Wozu werden in Bild 8 für das NAND-Gate
Schmitt-Trigger-Versionen z.B. CD4093, 74HC132 und 74HCT132 empfohlen?
Vor allem beim Öffnen des Kontaktes ist die Flankensteilheit am
Gate-Eingang, wegen der hohen Zeitkonstante von 10 ms, sehr niedrig.
Aber auch beim Schliessen des Kontaktes mit 0.33 ms ist der Wert noch
immer zu niedrig. Dies kann, wenn das Gate keine
Schmitt-Trigger-Funktion aufweist, während des Schaltvorganges zu
kurzzeitigen unkontrollierten Schwingungen am Ausgang des Gate kommen.
Pullup-, Pulldown-Widerstand und Batteriebetrieb
Eine CMOS-Schaltung braucht im Ruhezustand bekanntlich keine
signifikante Leistung. Man braucht also nur dafür zu sorgen, dass eine
CMOS-Schaltung keine Taktfrequenz erhält, und die Schaltung braucht
nicht extra per Hauptschalter von der Batterie getrennt zu werden. Wie
aber sieht es beim Gebrauch von Pullup- und Pulldown-Widerständen aus?
Wenn der Kontakt im Aus-Zustand gerantiert offen ist, gibt es kein
Problem, denn wenn die CMOS-Schaltung unter Batteriespannung steht,
fliesst kein Gatestrom. Bei geschlossenem Kontakt fliesst zwar ebenfalls
kein Gatestrom, allerdings ein Strom durch den Pullup- oder
Pulldown-Widerstand. Kann man den geschlossenen Kontakt nicht vermeiden,
muss man dafür sorgen, dass der Pullup- oder Pulldown-Widerstand sehr
hochohmig ist und man muss staubgeschützte Kontakte und Anschlüsse
verwenden, damit der Widerstand zwischen den Kontakten um viele
Grössenordnungen hochohmiger bleibt, als der Pullup- oder
Pulldownwiderstand ist, wenn der Kontakt geöffnet ist.
Angenommen die CMOS-Schaltung wird aus einer 9V-Block-Batterie betrieben
und man wählt einen Pullup- oder Pulldown-Widerstand von 1 M-Ohm,
fliesst ein Strom von 9 µA bei geschlossenem Kontakt. Bei einer
Batterie-Kapazität von 400 mAh (soviel hat etwa eine
Alkali-Mangan-9V-Blockbatterie), beträgt die Lebensdauer der Batterie,
wenn die Schaltung selbst nie in Betrieb ist, etwa 44'000 Stunden und
das sind 5 Jahre. Dies ist in der Regel mehr als die Lagerfähigkeit
einer solchen Batterie bei Raumtemperatur. Der Selbstentladedestrom der
Batterie ist grösser. Ein Pullup- oder Pulldown-Widerstand von 1 M-Ohm
wäre also sicher zumutbar, er dürfte allerdings auch halb so gross sein.
Elektrostatischer Einfluss auf ein offenes CMOS-Gate
Was passiert wenn ein TTL-Eingang offen ist? Nichts. Er ist auf logisch
HIGH definiert. Einzig der Störabstand ist veringert, wenn am Eingang
eine Leiterbahn oder eine Leitung angeschlossen ist. Was passiert aber
wenn ein CMOS-Eingang offen ist? Viel!
Der Eingang ist extrem hochohmig. Ohne externe Einflüsse ergibt sich die
Eingangsspannung aus den ebenso extrem hochohmigen Übergangswiderständen
zwischen Anschlusspin und GND und Anschlusspin und +Ub. Liegt die
Spannung beim halben Wert von +Ub, folgt die CMOS-Schaltung in den
leitenden Zustand, weil der N-Kanal- und der P-Kanal-MOSFET von der
Endstufe gleichzeitig dauernd leiten. Der Strom liegt bei der
CD4xxx-IC-Familie bei einigen Milliampere pro CMOS-Gatter. Es leuchtet
natürlich ein, dass ein solch offener CMOS-Eingang den Betrieb der
Schaltung massiv stört. Facit: Man muss immer ein Pulldown- oder ein
Pullup-Widerstand einsetzen, der, wie wir jetzt wissen, unter bestimmten
Voraussetzungen, auch relativ hochohmig sein darf.
Ein offener CMOS-Eingang ist aber auch der Willkür freier elektrischer
Felder ausgesetzt. Dazu kann man sich mit Bild 9 selbst ein
eindrückliches aber einfaches Experiment aufbauen:
Wenn der Eingang des CMOS-NAND-Gatters auf LOW gesetzt ist, liegt sein
Ausgang auf HIGH. Es fliesst ein Strom durch in die Basis des
Transistors T der verstärkt wird. Daher fliesst ein Emitterstrom und die
LED leuchtet. R begrenzt den LED-Strom. Nun lassen wir den Eingang
offen, schliessen lediglich einen etwa 10 cm langen Draht an den Pin und
sorgen dafür, dass diese "Antenne" frei in der Luft liegt. Nun kämmen
wir mit einem Kunstoffkamm unser Haar, das trocken sein muss, oder wir
reiben einen Kunststoffstab, z.B. Plexiglas oder PVC, an einem trockenen
Wolltuch. Wir führen den elektrostatisch geladenen Kamm oder Stab in die
Nähe des freistehenden Drahtes. Eine Distanz von fünf bis zehn
Zentimeter genügt. Nun bewegen wir den Kamm oder den Stab leicht hin-
und her in Richtung des Drahtes und beobachten wie im selben Rhythmus
die LED aufleuchtet und erlischt. Bewegen wir den Kamm oder den Stab
ganz langsam, können wir sogar die Helligkeit der LED etwas steuern.
Dies braucht allerdings etwas Übung.
Für ein besonders wirksames Experiment im Schulzimmer kann man anstelle
des bipolaren Kleintransistors T und einer LED einen Power-MOSFET
verwenden und damit eine 12-Volt-Autobirne ansteuern. Man braucht dazu
allerdings eine 12VDC-Spannungsquelle welche gut 4 Ampere liefert, z.B.
ein kleiner Bleiakku oder ein Netzgerät.
Unbenutzte Logik-Eingänge
Pullup/Pulldown-Widerstände, ja oder nein: In einem Thread im ELKO-Forum wurde zum Thema unbenutzte CMOS-Eingänge am Beispiel eines MOS-Zählers diskutiert. Dies veranlasste mich dieses Thema mit diesem Kapitel "Unbenutzte Logik-Eingänge" zu ergänzen.
Es gilt grundsätzlich für TTL und CMOS-ICs, dass unbenutzte Eingänge auf
HIGH oder LOW geschaltet werden, je nachdem welchen Einfluss sie haben
sollen. Teilbild 10.1 zeigt die Schaltung A mit zwei logischen
Ausgängen, die mit einem NAND-Gate zu verknüpfen sind. Da nur ein
unbenutztes NAND-Gate mit drei Eingängen zur Verfügung steht, muss der
dritte unbenutzte Eingang so beschaltet sein, dass dieser die logische
Verknüpfung der beiden A-Ausgänge nicht beeinflusst. Dies ist der Fall,
wenn der dritte Eingang auf HIGH gesetzt ist. Im Fall von Teilbild 10.2
ist es gerade umgekehrt. Der dritte Eingang muss auf GND gesetzt sein,
damit die NOR-Funktion mit nur zwei Eingängen unbeeinflusst bleibt.
Wie wir bereits wissen muss ein TTL-Eingang, der logisch HIGH
entsprechen muss, nicht unbedingt mit HIGH verbunden sein. Trotzdem
sollte man es tun wegen dem besseren Störabstand. Bei CMOS darf kein
Eingang offen sein (Grund: siehe weiter oben). Warum sind keine Pullup-
und Pulldown-Widerstände notwendig, wie dies die Teilbilder 10.3 und
10.4 zeigen? Ganz einfach, weder im Betriebszustand, noch in der Ein-
und Ausschaltphase ist es möglich, dass die Eingangsspannung des
unbenutzten Einganges negativer sein kann als GND und ebenso wenig
positiver sein kann als +Ub. Es muss kein Strom in das Gate hinein
begrenzt werden. Man beachte in den Datenblättern die so genannten
Worstcase-Daten. Da liest man in der Regel, dass die Eingangsspannung
nicht positiver als +Ub plus 0.5 V und nicht negativer als GND minus 0.5
V sein darf. Dieses Problem kann hier gar nie eintreten.
Die Teilbilder 10.5 bis 10.8 zeigen die selbe Situation, wenn digitale
CMOS-Schaltkreise symmetrisch mit ±Ub betrieben werden. In diesem Fall
gilt -Ub für den LOW-Pegel und nicht GND. Der GND-Pegel liegt in der
Mitte von +Ub und -Ub, wenn +Ub und -Ub gleich gross sind. Diese
Logiksituation kommt oft dann vor, wenn eine komplexe Schaltung aus
analogen Schaltkreisen besteht, welche symmetrisch mit ±Ub betrieben
wird und von digitalen CMOS-Schaltkreisen gesteuert werden. Allerdings
gibt es da auch Interface-Schaltkreise, welche GND-bezogene
Logik-Eingänge und ausgangsseitig nicht potenzialbezogene analoge
CMOS-Schalter enthalten, die in der Lage sind analoge Spannungen
innerhalb der positiven und negativen Betriebsspannung zu schalten. Eine
praktische Anwendung gibt es im Elektronik-Minikurs zum Thema
SC-Tiefpassfilter-Einheit mit
umschaltbaren Grenzfrequenzen.
Man betrachte dazu Bild 5 im Kapitel "Umschaltbare fixe
Grenzfrequenzen (Schema)". Da werden analoge aktive Tiefpassfilter,
welche mit ±5 VDC betrieben werden, von digital gesteuerten
Analogschaltern (IC:B1,B2,B3,E1,E2,E3) von Logikpegeln mit 5V (HIGH) und
GND-Pegel (LOW) umgeschaltet. Diese Analogswitches vom Typ
DG202B
enthalten die entsprechend notwendigen Interfacefunktionen. Siehe
Blockschema Figure 1 und beachte den Block
"Level Sift/Drive".
Openkollektor schaltet CMOS-, TTL-Digital-IC oder Relais direkt
Quelle: Digi-Key: Sensor-Solutions
Diese Prinzipschaltung eines Lichtsensors von Digi-Key, mit Open-Kollektor-Schaltausgang, dient als Anschauungsmaterial zu diesem Kapitel. Der Lichtempfänger - im vorliegenden Fall ist es infrarot - erzeugt einen lichtabhängigen Strom. Dieser Strom (Lichtstärke) wird durch eine Verstärker- und Triggerschaltung in Main-Circuit ausgewertet. Oberhalb eines gewissen Pegels erhält der NPN-Transistor Basisstrom. Dies erzeugt einen Kollektorstrom, ausgehend von einer positiven Betriebsspannung, der durch den Lastwiderstand RL (z.B. ein Relais) zum Kollektor des Transistor fliesst. Der leitende Transistor ermöglich den Stromfluss vom Kollektor zum Emitter nach GND. Es ist ein typischer Open-Kollektor-Ausgang. Uns interessiert zunächst die Pullup-, bzw. die Wired-OR-Funktion und betrachten Bild 11:
Es gibt verschiedene Sensorschaltungen mit Logik-Ausgängen, welche mit
einem NPN-Transistor in Emitterschaltung mit offenem Kollektor
ausgerüstet sind. Eine Openkollektor-Schaltung hat den Vorteil der
so genannten Wired-OR-Verknüpfung. Der Vorteil besteht darin, dass man
sehr viele solcher Sensoren mit einer Wired-OR-Verknüpfung parallel mit
einem einzigen Pullup-Widerstand (Rpu) schalten kann. Dies erspart eine
Menge Logik-Gatter. Anstelle eines Pullup-Widerstandes kann es auch ein
Relais mit Freilaufdiode sein, wie wir noch sehen werden (Bild 15).
Teilbild 11.1 zeigt eine beliebige Anzahl von Lichtsensoren (SENSOR-1
bis SENSOR-n). Die Openkollektor-Ausgänge (Ua1 bis Uan) sind miteinander
verbunden und mittels eines gemeinsamen Pullup-Widerstand Rpu mit einer
positiven Spannung +Ub2 verbunden. +Ub2 darf identisch sein sein mit
+Ub1 oder kann separat dem Wert der Betriebsspannung +Ub1 entsprechen
oder jeden andern Spannungswert bis etwas weniger als die maximal
zulässige Kollektor-Emitter-Spannung des Openkollektor-Transistors des
Sensors zulässt (Datenblatt) haben. Wenn einer der Sensor-Transistoren
einschaltet und sein Ua(n) auf LOW (GND-Pegel) geht, geht Ua ebenfalls
auf LOW und ein Alarm wird beispielsweise ausgelöst. Der HIGH-Pegel
(kein Sensor ist aktiv) entspricht, an Ua unbelastet, der Spannung +Ub2.
Damit man diese Funktionsweise als wired-OR bezeichnen kann, gilt die
negative Logik. In der positiven Logik kodiert der High-Pegel den
Binärwert 1 (HIGH) und der Low-Pegel den Binärwert 0 (LOW). In negativer
Logik stellt der High-Pegel die 0 (LOW) und der Low-Pegel die 1 (HIGH)
dar. Genau das trifft hier in Teilbild 11.1 zu. Teilbild 11.2 zeigt ein
AND-Gatter mit n Eingängen. In negativer Logik ist es ein OR-Gatter mit
n Eingängen. Wenn auch nur ein Eingang auf LOW gesetzt wird, setzt Ua
auf ebenfalls auf LOW. Nur dann wenn alle Eingänge auf HIGH sind, ist
auch Ua auch HIGH. Teilbild 11.3 zeigt die selbe Funktionseigenschaft
aufgeteilt in vier AND-Gatter im Sinne der positiven und als OR-Gatter
im Sinne der negativen Logik. Teilbild 11.4 wiederholt das selbe als
passive wired-OR-Schaltung mit n Eingängen und einem Pullup-Widerstand.
Die Schalter sind die Transistoren in Teilbild 11.1. So erkennt man
leicht, dass diese Schaltung den geringsten Aufwand aufweist.
Zusätzliche Informationen im ELKO findet man im
Digitaltechnik-Grundlagenkurs
Logik-Pegel.
Dazu diesen kleinen
Ausschnitt .
Die selbe passive Methode wiederholt in Teilbild 12.1 ist allerdings mit einem Nachteil behaftet, wenn höhere Frequenzen im Spiel sind. Der Quellwiderstand an Ua ist beim HIGH-Pegel alleine durch den Pullup-Widerstand Rpu definiert. Ist ein Schalter (oder NPN-Transistor) eingeschaltet, definiert der sehr niederohmige Kontakt-Widerstand den Quellwiderstand an Ua. Daraus folgt, dass ansteigende Schaltflanken an Ua immer weniger steil sind, als die fallenden, denn aufgeladen wird die unvermeidliche parasitäre Kapazität Cpar (Leiterbahn, Kabel, etc.) an Ua immer langsamer, als sie entladen wird. Bei einem Relaiseinsatz, anstelle von Rpu, existiert dieses Problem nicht, weil nur eine sehr niedrige Schaltfrequenz möglich ist.
Betriebsspannung des Sensor höher als die der Steuerung: Dazu
kommt noch, dass die Betriebsspannung der Steuerung von aussen nicht
zugänglich ist, wie dies Bild 13 zeigt. In den beiden Teilbildern
beträgt die Betriebsspannung des Sensors +12 VDC oder +24 VDC. Die
Steuerung ist, wie oft üblich, TTL-kompatibel, jedoch, weil meist in
HCMOS-Technologie realisiert, sehr hochohmig, wenn noch kein Pullup-
oder Pulldown-Widerstand implementiert ist. Wir gehen davon aus, dass
dies in Bild 13 der Fall ist. TTL-kompatibel bedeutet, dass der Eingang
auf die definierten Logikpegel an TTL-Ausgängen angepasst ist. Das
bedeutet nicht, dass man keine andern digitalen Signalquellen
anschliessen darf. Sie müssen lediglich die Spannungswerte für logisch
HIGH und LOW einhalten. Im vorliegenden Beispiel ist dies klar gegeben.
In Teilbild 13.1 ist als Beispiel +Ub nicht stabilisiert, weil dies der
Sensor, auf Grund einer hohen Spannungstoleranz, nicht benötigt. In
diesem Fall muss die Spannung im Zustand des HIGH-Pegels am Eingang der
Steuerung mittels einer Zenerdiode mit einer Zenerspannung von 4.7 V
begrenzt werden. Eine Zenerdiode mit 5.1 V könnte schon etwas zu knapp
werden, weil CMOS-Eingänge dürfen nur knapp eine höhere Spannung haben,
als die Betriebsspannung (+5 VDC) beträgt. Damit eine Zenerdiode
vernünftig arbeitet, muss der Z-Strom so gross sein, dass die Z-Spannung
im Sättigungs- und nicht im Knickbereich von Strom und Spannung liegt.
Für kleine 500mW-Zenerdioden liegt dieser Strom im unteren mA-Bereich.
Bei 5 mA beträgt die Verlustleistung bei einer Z-Spannung von 5 V nur
gerade 25 mW. Wenn +Ub = 24 VDC, dann beträgt die Verlustleistung in R1
150 mW, wenn der Transistor des Sensor eingeschaltet ist. Bei offenem
Transistor ist es weniger. Es genügt ein kleiner 1/4-Watt-Widerstand für
R1 im Wert von 3k9 (+Ub = 24 VDC) oder 1k5 (+Ub = 12 VDC). Wer mehr u.a.
über Zenerdioden erfahren möchte, lese bitte im Elektronik-Minikurs
Z-Diode-Erweiterungskurs und die Bandgap-Referenz.
Die Schaltung in Teilbild 13.2 zeigt eine stabilisierte/geregelte
Betriebsspannung von +Ub = 12 VDC oder +Ub = 24 VDC. In diesem Fall ist
eine Zenerdiode nicht zwingend. Ein Spannungsteiler aus R1 und R2
genügt. Da in beiden Schaltungen ein Querstrom von 5 mA definiert ist,
gelten für R1 die selben Werte für beide Teilbilder. In beiden
Schaltungen liegen beide HIGH-Pegel knapp unterhalb der Betriebsspannung
für die Steuerung von +5 VDC. Diese Dimensionierung ist nur ein
Beispiel. Es kommt immer auch noch darauf an, was das Datenblatt der
Steuerung über die maximale Eingangsspannung und über den
Eingangswiderstand aussagt.
Gefahrenrisiko beim Einschalten der Steuerung!: Wenn die Spannung
am Eingang der Steuerung um mehr als 0.5 V grösser ist als die
Betriebsspannung und der Eingang des nachfolgenden CMOS-IC ist
ungenügend oder gar nicht geschützt, kann es zu einem Latchup-Effekt
kommen und dieser schliesst die Betriebsspannung der Steuerung kurz. Ob
es bei der Zerstörung des eingangsseitigen ersten CMOS-IC bleibt, wir
sich zeigen.
Dieses Risiko besteht bei jeder In betriebnahme dann, wenn zuerst Die
Betriebsspannung +Ub aktiv ist und erst danach die Betriebsspannung der
Steuerung. Genau das ist immer der Fall, wenn der Sensor immer aktiv ist
und nur die Steuerung gelegentlich aus- und eingeschaltet wird, weil
beim Einschalten die Eingangsspannung bereits durch R1 und Z bestimmt
ist, falls die Kollektor-Emitter-Strecke des Sensor-Transistor offen
ist. Da passiert es bei der steigenden Flanke der Betriebsspannung der
Steuerung, dass die Spannung am Eingang während einer kurzen Zeit
grösser ist als die steigende Betriebsspannung. Da passiert der Latchup
bereits beim Einschalten.
Dies lässt sich ganz leicht vermeiden mit einem Widerstand Rv vor dem
Eingang der Steuerung. Für langsame Signale (industrielle Anwendung)
kann man für Rv einen relativ hohen Widerstandswert einsetzen, weil der
CMOS-Eingang sowieso sehr hochohmig ist. Man sollte das aber nicht
übertreiben (Kontaktverschmutzung, Feuchtigkeit, Störspannungen). 10 bis
100 k-Ohm sind meist praktikable Werte. Falls es es eine alte Steuerung
mit TTL-Bausteinen ist, entfällt Rv, weil es den Latchup-Effekt gar
nicht gibt. Mehr zu diesem Thema liest man im Kapitel
"Der Latchup-Effekt" im Elektronik-Minikurs
Der analoge Schalter II
und im letzten Kapitel hier gibt es noch zwei spezielle Links.
Kritik am Titelbild
zu diesem Kapitel:
Dieses kleine Titelbild zeigt gleich zwei Möglichkeiten der
Relaissteuerung. Die Steuerung arbeitet nichtinvertierend, wenn das
Relais (Load-1) im Kollektorkreis des internen Transistors angeschlossen
ist. Im aktiven Zustand (Light = ON) des Sensors ist das Relais
angezogen. Im Zustand der invertierenden Funktion, liegt das Relais
(Load-2) parallel zu Kollektor und Emitter des NPN-Transistors. Das
Relais zieht an im passiven Zustand des Sensors. Der Transistor ist
offen. Von der Betriebsspannung durch den Widerstand
RL und durch das Relais (Load-2) fliesst der Strom
nach GND und das Relais zieht an. Nachteilig an dieser Schaltung ist,
dass die Nennspannung der Relaisspule (Load-2) einen niedrigeren Wert
als die Betriebsspannung der Schaltung haben muss, weil die Relaisspule
nur eine Teilspannung von ihr erhält. RL und
Relaisspule arbeiten jetzt als Spannungsteiler. Im ausgeschalteten
Zustand des Relais (Transistor leitend) liegt die gesamte
Betriebsspannung über RL und das bedeutet
unnötig hohe Verlustleistung im ausgeschalteten Zustand des Relais. Dies
kann dann zu Problemen führen, wenn ein leistungsstarkes Relais mit
relativ hoher Spulenleistung zum Einsatz kommt.
Die bessere Alternative: Dieses Problem wird in den Teilbildern
15.1 und 15.2 getrennt dargestellt, um es deutlicher hervorzuheben. An
Stelle von RL steht Rv für Vorwiderstand. Gerade
bei einer relativ hohen Betriebsspannung (24 VDC) muss Rv dann viel
Leistung verkraften, wenn das Relais ausgeschaltet ist und so der ganze
Strom via Kollektor-Emitter nach GND fliesst (Teilbild 15.2). Teilbild
15.3: Will man diesen Murks nicht, geht das ganz einfach mit dem
zusätzlichen NPN-Transistor T der das Schalten des Relais übernimmt. Auf
diese Weise muss Rv (hier nur als R bezeichnet) wegen der
Stromverstärkung von T nur eine sehr geringe Leistung verkraften.
Die Freilauf-Dioden D in den Teilbildern 15.1 und 15.2 zum Schutz des
internen Transistors sind für den Einsatz eines beliebigen Sensors
gezeichnet, welche keine internen Schutzmassnahmen aufweisen. Die Diode
D in Teilbild 15.3 schützt den externen Transistor T. Die Spule des
Relais erzeugt im Moment des Ausschalten ein Impuls mit hoher
Induktionsspannung. Diode D schliesst diese Spannung kurz und schützt
damit den Transistor.
Betreffs Thema "Schalten mit Transistoren" am Beispiel eines
Schaltmoduls, das der genannte Sensor übrigens auch ist, empfehle ich
den Elektronik-Minikurs:
CMOS - Spannung am Ein- und Ausgang, ohne Betriebsspannung...
Man kann für diesen Test ein beliebiges CMOS-Logic-Gatter-IC der CDxxxx-Familie verwenden, vorausgesetzt, es haben alle die selbe Art der Überspannungs-Schutzschaltung an den Eingängen, wie am Beispiel des NAND-Gate des CD4011B mit dieser Überspannungs-Schutzschaltung. Nicht alle Datenblätter enthalten die Schutzschaltung, obwohl diese im IC existiert, wie am Beispiel des CD4093B (National-Semiconductor) vom Februar 1993. Ein anderes Datenblatt vom September 2003 zeigt die Schutzschaltung in Figure 1 des CD4093B (Texas-Instruments). Hier allerdings mit vier statt mit drei Dioden.
Bild 16 illustriert wie diese Schutzschaltung arbeitet, wenn die
Betriebsspannung ausfällt oder, z.B. mit einem Schalter, unterbrochen
wird und nur die Signalspannung am Eingang bleibt. Hier sind es die
beiden parallel geschalteten Eingänge A und B von einem NAND-Gate des
CD4011B.
Man folge den kleinen Strompfeilen mit der Bezeichnung IG und IP. IG
bezeichnet den Strom aus dem Recheckgenerator und IP den Strom aus der
Betriebsspannung +Ub am Beispiel von 12 VDC. IG fliesst parallel zu den
Eingängen A und B. Nach den beiden identischen Schutzschaltungen
verbinden sich die beiden IG-Strompfade vor dem gemeinsamen Anschluss
Vdd des NAND-Gate.
Zur einfacheren Erklärung ist der Rechteckgenerator auf DC-Spannung (0
Hz) eingestellt. Also fliesst ein konstanter DC-Strom IG durch die Diode
D1 - in beiden Schutzschaltungen - und nach D1 zu Vdd (+Ub). Die
Ausgänge der beiden D1-Dioden verbinden sich an Vdd. Dies hat zur Folge,
dass IG und nicht IP, weil der Schalter offen ist, den CD4011B speist,
der bekanntlich sehr wenig Strom braucht, vor allem dann wenn keine
Frequenz anliegt. Weil die Gate-Eingänge auf HIGH liegen, liegt der
Ausgang, weil invertierend, auf LOW (GND). Von +Ub fliesst der Strom IP
via Widerstand und LED zum Ausgang J mit LOW-Pegel nach GND. Dies
erledigt der N-Kanal-MOSFET in der Ausgangsstufe des CD4011B. Siehe die
roten IP-Pfeile in diesem
Bild.
Die LED leuchtet, weil einerseits der CD4011 durch den Generator an Pin
14 gespeist wird, die Eingänge ebenfalls vom Generator die selbe
HIGH-Pegel-Spannung bekommen. Das NAND-Gate invertiert diesen HIGH-Pegel
nach LOW und so kann die LED von +Ub gespeist leuchten. Schaltet man den
Generator auf eine niedrige Frequenz von z.B. 10 Hz blinkt die LED.
Einerseits durch die wechselnde Spannung an den Eingängen und am
Vdd-Anschluss.
Wozu dient jetzt dieser ganz "Zirkus"? Ganz einfach nur zum Verstehen
was passieren kann, wenn eine CMOS-Digitalschaltung von der
Betriebsspannung getrennt wird, jedoch die Signalspannung weiterhin auf
die Logikschaltung einwirkt. Schädlich ist die Situation nicht oder
kaum, weil in keinem Moment eine Überspannung an den unmittelbaren
Eingängen auftritt, die zu einem Latchup-Effekt führt.
Wie betrachten noch den Fall was passiert, wenn die Ein-/Aus-Schaltung
mit einem Umschalter erfolgt in Teilbild 16.1. Man öffnet nicht nur den
Kontakt zwischen +Ub und Vdd. Man verbindet Vdd mit GND. Da droht Gefahr
für Diode D1, weil diese den Strom IG vom Generator kurzschliesst. Diese
könnte durch den niedrigen Generator-Ausgangswiderstand leicht kaputt
gehen.
Fazit: Die ganze Situation entstand ursprünglich, dass jemand die Frage
stellte, ob es ein Problem gibt, wenn nur die Betriebsspannung einer
digitalen Logikschaltung ausgeschaltet wird und die Signalspannungen
weiterhin an den Eingängen anliegen. Man kann antworten mit "Es kommt
drauf an.." oder es gilt den Worstcase-Gedanken und man vermeidet das
Risiko auf "Nummer Sicher". Ein gewisses Risiko besteht nämlich auch
dann, wenn die Ausschaltung im Sinne von Bild 16 realisiert ist. Nämlich
dann wenn bei vielen ICs die Speisespannung mit Kondensatoren, wie es
üblich ist mit Kerkos, geblockt werden. Dadurch kann die Diode D1
ebenfalls erheblich belastet werden, wenn die Signalquelle (hier der
Generator) zuerst und danach die nachfolgende Logikschaltung
eingeschaltet wird. Mit einem Serie-Widerstand am Ausgang des Generator
lässt dieses Risiko vermeiden.
Bild 17 zeigt, dass man das selbe Prinzip des Überspannungsschutzes bei einem Instrumentationsverstärker (oder auch nur bei einem Operationsverstärker) bei einem digitalen IC anwenden kann, wobei es hier oft darum geht den bereits integrierten Überspannungsschutz mit seinen Dioden zu entlasten. Nur schon eine billigste Diode z.B. des Typs 1N914 verträgt mehr Strombelastung als eine integrierte auf dem Chip des zu schützenden IC. Der zusätzliche Aufwand ist in der Regel nicht der Rede wert. Der Instrumentationsverstärker ist aus dem folgenden Elektronik-Minikurs:
Zum Schluss: Was ist die Schottky-Diode und was ist ein Latchup-Effekt?
Über Schottky-Dioden liest man etwas in:
Über Latchup-Effekte liest man etwas in:
Der Latchup-Effekt ist auch kurz und informativ in der 11. Auflage (9. Auflage) des Buches HALBLEITERSCHALTUNGSTECHNIK von Tietze/Schenk auf Seite 644 (Seite 215) beschrieben.
Thomas Schaerer, 22.04.2001 ; 18.02.2003 ; 15.03.2003(dasELKO) ; 17.12.2003 ; 04.12.2004 ; 20.02.2006 ; 13.02.2008 ; 22.11.2011 ; 09.04.2012 ; 13.04.2020