Frequenz-Verdoppler mit EXOR-Gatter
- Elektronik-Minikurse: Inhaltsverzeichnis WICHTIG: Diverse technische Infos
- Elektronik-Minikurse: Philosophie (Sinn, Vorwissen, Praxisbezug)
- Hilfe bei Leserfragen. (WICHTIG: Unbedingt zur Kenntnis nehmen!)
- Simulieren und Experimentieren, ein Vorwort von Jochen Zilg
- Autor: Thomas Schaerer Opamp-Buch Timer555-Buch
Einleitung
Dies ist ein weiterer Elektronik-Minikurs in der Rubrik
Digitale Schaltungen: Grundlagen, kleine Anwendungen
in der
Index-Seite.
Das Thema hier ergänzt und erweitert den Grundlagenkurs zum Thema
EXOR-Logik, wo es auch eine
interessante praktische Anwendung gibt. Im April 2016 ging es darum,
dass ein Motorradfahrer mit einer einzigen LED den linken und rechten
Blinker überwachen wollte. Er bat mich um Unterstützung. Es folgte
zunächst ein Lösungsvorschlag mit den integrierten CMOS-EXOR-Gattern
CD4070B oder CD4030B. Dazu gehörig natürlich ein nicht geringer Aufwand
betreffs Überspannungsschutzes. Alternativ dazu realisierte ich eine
diskrete EXOR-Schaltung mit vier bipolaren Transistoren (BJT) und
geringerem Gesamtaufwand. Man kann
hier diese Schaltung
sehen. Hier hat diese Schaltung keine Bedeutung. Die alleinige
Gemeinsamkeit besteht darin, dass die EXOR-Funktion im Fokus steht.
XOR statt EXOR: Logik in Verbindung mit dem Begriff XOR ist in
der Fachliteratur etwa 4.5 mal häufiger als die selbe Verbindung mit dem
Begriff EXOR (Google-Suche). Deshalb verbleiben wir hier beim Begriff
XOR. Diese Bezeichnung passt auch zum invertierenden Gegenstück XNOR,
weil EXNOR wirkt etwas seltsam...
In diesem Elektronik-Minikurs geht es um die eigentlich gut bekannte
Schaltung, wie man mit einem XOR-Gatter einen einfachen digitalen
Frequenzverdoppler realisiert. Für relativ hohe Frequenzen funktioniert
das problemlos. Bei niedrigen Frequenzen zeigen sich dann unerwünschte
Schwingungen, wenn die Flanke des verzögerten Eingangssignales nicht
steil genug ist. Dann müsste man XOR-Logik haben mit
Schmitt-Trigger-Eigenschaften. Dies gibt es jedoch nicht. Aber es gibt
die alternative Lösung mit NAND-Gattern und davon gibt es solche mit
Schmitt-Trigger-Eigenschaften.
Es gibt diese XOR-ICs in CMOS- und HCMOS-Technologie. Der oben genannte
Elektronik-Minikurs zum Thema
EXOR-Logik
thematisiert beide CMOS-Technologien. HCMOS jedoch nur kurz im Vergleich
zu CMOS der Typen CD4xxxx (MC14xxxx). Hier befassen wir uns nur mit der
CMOS-Technologie, die langsamer ist, dafür aber die Betriebsspannung bis
15 VDC zulässt. Trotzdem ist der Inhalt auch auf HCMOS übertragbar mit
entsprechenden Anpassungen. HCMOS sind die Nachfolger der älteren LS-TTL
und mit diesen pinkompatibel und ebenfalls einsetzbar mit der
Betriebsspannung von typisch 5 VDC.
XOR-Gatter mit Schmitt-Trigger-Eigenschaft
Teilbild 1.1 zeigt das XOR-Gatter bestehend aus zwei Eingängen und einem Ausgang. Das Kreuz im Kreis für das XOR-Gatter entspricht der DIN-40700-Norm (1976), die Norm die ich nach wie vor häufig, aber nicht immer, für alle Schaltsymbole verwende. Teilbild 1.2 zeigt die XOR-Variante mit vier NAND-Gatters. Dasselbe in Teilbild 1.3 mit Schmitt-Trigger-NAND-Gatter. Wozu dies gut sein soll, werden wir noch erkennen.
Der XOR-Frequenzverdoppler
Die Schaltung Teilbild 2.1 zeigt, die eigentlich fixfertige Schaltung
des Frequenzverdopplers mit einem XOR-Gatter. Die Frequenzverdopplung
kommt zustande, weil die steigende und die fallende Flanke von IN an OUT
je ein Impuls auslöst. Dies ist dann möglich, wenn die Impulsdauer,
bedingt durch die RC-Zeitkonstante, kleiner ist als die Dauer des HIGH-
oder LOW-Pegels des Eingangssignales IN. Unabhängig von der RC-bedingten
Impulsbreite und unabhängig von der Frequenz am Eingang IN zwischen
beinahe 0 Hz und einem funktionsbedingten zulässigen Maximum,
funktioniert die Schaltung. Der Impuls dauert so lange, wie die beiden
Eingänge A und B ungleich sind. Dies ist dann der Fall wenn C durch R
gerade ge- oder entladen wird. Wenn IN konstant auf HIGH oder LOW ist,
sind A und B ebenfalls HIGH oder LOW und somit der Ausgang x bzw. OUT
ebenfalls LOW. Entsprechend der Wahrheitstabelle 2.1a.
Mit Teilbild 2.2 geht es ein wenig in's Detail. Am Eingang IN des
XOR-Gatter hat es eine Rechteckspannung und diese führt direkt zum
Anschluss A. Das ist das erste Diagramm [1]. Einfachheitshalber ist
Signal A mit einem Tastgrad von 50 % zeitsymmetrisch. Das muss aber
keineswegs so sein. Es macht hier die Erklärung leichter. Der
Reziprokwert von der Frequenz ist die Periode 2*t. Der Zeitabschnitt t
(halbe Periode) bildet ein Segment. Es gibt stets abwechselnd ein
HIGH-Pegel- und ein LOW-Pegel-Segment.
Segment 1 (Diagramme [1], [2], [3]): A schaltet von LOW auf HIGH
und B ist noch auf LOW. Jetzt ist A = HIGH und B = LOW. Dies bedeutet,
gemäss Tabelle 2.1a, X = HIGH. Von diesem Moment an steigt Spannung Uc
am Kondensator C bis zum Triggerpegel. Bis zu diesem Triggerpegel gilt
für B der Zustand des LOW-Pegel. Das bedeutet A = HIGH und B = LOW. B
überschreitet den Triggerpegel durch weiteres Aufladen von C durch R. Es
gilt für B den logischen Zustand HIGH. Da jetzt A und B = HIGH ist X = LOW.
Die Impulsbreite t1 ergibt sich aus der Zeit zwischen Beginn des Ladens
von C und der Überschreitung des Triggerpegel von Uc.
Die Impulsbreite t1 ist bedingt durch die RC-Zeitkonstante.
Dimensioniert man die RC-Zeitkonstante grösser, verschiebt dies den
Triggerpunkt (schwarzer Punkt) nach rechts. Die maximal zulässige
RC-Zeitkonstante ist dann erreicht, wenn t1 gerade noch nicht die halbe
Periode t von A erreicht. Dies illustriert Diagramm [4].
In Segment 3 und Diagramm [2] sieht man den verschobenen Triggerpunkt
mit der entsprechenden Auswirkung auf Diagramm [4] im selben Segment 3.
Natürlich gilt Uc! mit dem Triggerpunkt (kleines Rechteck statt
schwarzer Punkt) auch in allen andern Segmenten. Segmente 2, 4, 6 u.s.w.
entsprechen den Segmenten 1, 3, 5 u.s.w.. Diese sind einfach
spiegelbildlich unterhalb des Triggerpegels. Anstelle Laden des
Kondensators C wird C entladen.
Segment 2 (Diagramme [1], [2], [3]): Hier spielt sich genau das
selbe ab wie in Segment 1, jedoch unterhalb der Trigger-Pegels. Die
Umschaltung erfolgt beim Entladen des Kondensators C ebenfalls beim
Trigger-Pegel. Siehe auch hier den schwarzen Punkt. Bei der weiteren
Entladung von C sind A und B auf LOW und das bedeutet X liegt ebenfalls
auf LOW.
Fazit für beide Segmente 1 und 2 gilt, solange die selben Logikwerte an
A und B anliegen, ist X stets auf LOW. Das wäre der Ruhezustand. Im
aktiven Zustand, wenn ein Impuls t1 auftritt, haben A und B
unterschiedliche Logikwerte. Diese typische XOR-Eigenschaft erzeugt die
Frequenzverdopplung, weil bei Überschreitung und Unterschreitung des
Triggerpegels erfolgt auf X stets die fallende Flanke. In der
Zwischenzeit davor haben A und B gleiche Logikpegel.
Segment 3 (Diagramme [1], [2], [4]: Hier ist die RC-Zeitkonstante
deutlich höher. Gezeichnet für den Eingang B ist das nur in Segment 3,
damit die Darstellung einigermassen übersichtlich bleibt. Man beachte
die fast flache (trotzdem exponentielle) Ladekurve des Kondensators C
mit Uc!. Die selbe Ladekurve Uc! gilt für Segment 1 und als
entsprechende Entladekurve für Segment 2 und 4. Die Triggerspannung ist
zeitlich verschoben. Der Triggerpunkt ist mit einem kleinen Quadrat
markiert. Entsprechend länger ist die Impulsdauer von t1 an X. Damit die
Frequenzverdopplung funktioniert, muss t1 kleiner sein als t. Nur so
kann die steigende und fallende Flanke von A eine Triggerung auslösen
und damit die Frequenz an IN verdoppeln.
Triggerpegel, Triggerspannung und Triggerpunkt: Wenn man es ganz
genau nehmen will, ist dieser Begriff nicht so ganz die korrekte
Bezeichnung, weil der Spannungsübergang ist fliessend, wenn auch sehr
steil wegen der hohen Verstärkung im Übergangsbereich. Einen
alternativen Begriff kenne ich allerdings nicht. Nur was soll's, Trigger
heisst im Prinzip ja nichts anderes als Auslöser. Übrigens bei einem
Komparator gilt die selbe Überlegung, nur dass dabei eine noch deutlich
höhere Verstärkung wirken kann. Diese wird noch zusätzlich temporär
erhöht wenn eine auch nur schwach wirkende Mitkopplung (Schmitt-Trigger)
gerade aktiv ist.
Wir betrachten dazu
Figure 7.14
aus der Webseite
7.2-CMOS-Inverter
von der Technischen Universität Wien. Es geht hier um einen
CMOS-Inverter. Da liegt der Triggerpegel so ziemlich ideal bei der
halben Betriebsspannung. Was hier nicht thematisiert wird, bei Gattern mit
zwei Eingängen trifft dies nicht zu. Wir werden gleich sehen warum.
Im Datenblatt des Quad-2-Input-EXOR CD4070B
gibt es keine Diagramme zur "Voltage-Transfer-Characteristics".
Grundsätzlich gilt für CMOS die halbe Betriebsspannung als Triggerpegel,
bei dem beide MOSFETs (N-Kanal und P-Kanal) der Endstufe Strom leiten.
Die Realität sieht etwas anders aus. Es besteht ein Unterschied ob beide
Eingänge oder nur einer im aktiven Einsatz ist und der andere auf HIGH
oder LOW geschaltet ist. Dazu liefert das Datenblatt des NOR- und des
NAND-Gatter
CD4071B/CD4081B auf
Seite 4 einiges an Information. Man studiere die Diagramme in Figure 1
bis Figure 4. Interessant ist, dass bei einer Betriebsspannung von 5 VDC
die Triggerspannung stets beim halben Wert von 2.5 V liegt, im Gegensatz
zu 10 VDC und 15 VDC. Diese Tatsache muss man bei der Dimensionierung
der RC-Zeitkonstante berücksichtigen. Diese Unterschiede erzeugen,
ausser bei +5 VDC, unterschiedliche Impulszeiten.
Einfachheitshalber ist der Triggerpegel im Diagramm [2] in Bild 2 auf
die CMOS-theoretische halbe Betriebsspannung +Ub/2 gesetzt. Da die
CMOS-Familie CD4xxxx bzw. MC14xxxx meist zwischen 10 VDC und maximal 15
VDC im Einsatz ist, muss man die Verschiebung der Triggerspannung
unbedingt berücksichtigen. Dies bedeutet, dass man die Schaltung auf
jeden Fall experimentell erfahren muss.
Dimensionierungs-Beispiel: Ist die nachfolgende Schaltung
flankengesteuert (Flipflop, Schieberegister, Counter etc.), darf die
RC-Zeitkonstante sehr klein sein. Diese bestimmt die OUT-Impulsdauer
(siehe
Bild 2:
Diagramm 2 und 3). Es muss nur die Bedingung der maximal zulässigen
Anstiegs- und Fallzeit des Impulses erfüllt sein. Rise- und Falltime
nennt sich dies im entsprechenden Datenblatt. Diese Zeiten sollten so
kurz sein, dass die Impulsdauer soviel Zeit hat, dass die steigende
Flanke sicher den HIGH-Pegel erreicht und die fallende beim HIGH-Pegel
beginnt. Dies trifft auf das Diagramm OUTa zu, weil die Impulsdauer mit
t1 ausreichend ist. Die steigende Flanke wäre somit die, welche die
folgende Schaltung triggert. Mit einem XNOR-Gatter (CD4077) im Einsatz,
wären die Impulse von OUTa invers dargestellt und die fallende Flanke
triggert. Wobei auch mit dem OUTa-Diagramm hier, ist eine Triggerung mit
fallender Flanke möglich.
OUTb arbeitet unsicher. Die Impulsdauer ist zu kurz und deshalb
erreichen die Impulsflanken die HIGH-Spannung nicht. Die RC-bedingte
Impulsdauer ist mit weniger als 50 ns zu kurz. Die RC-Zeitkonstante ist
zu niedrig mit weniger als 50 ns. 50 ns genügen, wenn +Ub mindestens 10
VDC, besser 12 VDC beträgt. Will man mit kürzeren Zeiten arbeiten, muss
man HCMOS-Logik einsetzen.
Kann man mit dieser Art der Frequenzverdopplung ein Tastgrad von 50 %
erzeugen? Da die RC-Zeitkonstante gegeben ist, ist dies nur bei einer
fixen Frequenz am Eingang IN möglich, wenn diese Impulsspannung
ebenfalls ein Tastgrad von 50 % hat. Dabei verwendet man anstelle von R
ein Trimmpoti (P), mit dem man exakt den Wert von t/2 an OUT einstellt.
Vorteilhaft ist eine Kombination von R und P, wie dies Teilbild 3.3
zeigt. Man kann so den Einstellbereich etwas optimieren.
Praxistipp: Widerstand R mit Gatter-Eingang und Trimmpoti P mit
Schleifer mit IN verbinden. Der Schleifer ist auf diese Weise mit der
relativ niederohmigen Quelle verbunden. Der Vorteil besteht darin, dass
man mit einem Justierschraubenzieher möglichst keine parasitäre
Kapazität einkoppelt und auf diese Weise die Flanken- und Impulsdauer
nicht beeinflusst.
Weitere Worte zu Bild 3 erübrigen sich. Es empfiehlt sich, bei Interesse,
mit dem XOR-Quad-IC CD4070 oder auch mit einem andern XOR-IC zu
experimentieren (als Ergänzung zur allfälligen
Simulation). Damit lernt man
auch den Umgang mit eventuell parasitären Effekten, die in der Simulation
vielleicht nicht in Erscheinung treten.
Langsame Flanken, was passiert?: Bei sequentieller Logik wie
Flipflops, Register und Counters sind stets die maximalen Flankenzeiten
"Maximum Clock Rise- and Falltime" oft im µs-Bereich angegeben.
Werden diese Zeiten überschritten, arbeitet die Schaltung fehlerhaft.
Die so genannte Transition-Time betrifft in der Regel die ansteigenden
und fallenden Flankenzeiten am Ausgang. Bei Logik-Gattern ist das genau
so, weil die Ausgangsstufen sind grundsätzlich die selben. Daher hat man
die ähnlichen Werte der Transistion-Time in Funktion der
Betriebsspannung, im 100ns-Bereich oder weniger.
Was sind aber die zulässig maximalen Flankenzeiten bei den Eingängen von
Invertern und Gattern? Gelten hier die selben Anforderungen, wie für die
Ausgänge im 100ns-Bereich oder weniger? Dazu liest man nichts.
Wahrscheinlich deshalb, weil man annimmt, dass stets ein passendes
steilflankiges CMOS-Ausgangssignal der selben CMOS-IC-Familie die
Gatter-Eingänge erreicht. Genau das ist bei der
Frequenzverdopplerschaltung mit dem XOR-Gatter, wegen dem RC-Glied, nicht
der Fall. Daher untersuchen wir diese Situation in Bild 4:
Gleich voraus, representativ ist dieser Test nicht, da nur wenige des
Quad-2-Input-EXOR CD4070B zur Verfügung standen. Trotzdem,
richtungsweisend ist das Resultat schon. Will man relativ grosse
RC-Zeitkonstanten zum Zweck der Frequenzverdopplung einsetzen, ist die
Signalfrequenz an IN entsprechend niedrig. Dies ist bereits erklärt mit
dem Diagramm [4] in Teilbild 2.2.
Instabil mit falscher Frequenzmultiplikation: Wir wissen bereits
aus Bild 2 und Text, dass mit einer RC-Zeitkonstante im 100ns-Bereich
die Frequenzverdopplung bestens funktioniert. Man kann diesen Wert sogar
um einen Faktor 1000 auf 100 µs erhöhen. Die Stabilität bleibt
unverändert. Viel Spielraum bleibt aber nicht mehr, denn oberhalb von
200 µs wird es kritisch. Bei 300 µs arbeitet die Schaltung instabil.
Beim Flankendurchlauf, wenn C durch R geladen oder entladen wird,
oszilliert das XOR-Gatter kurzzeitig. Es spielt dabei keine Rolle ob die
RC-Kombination aus 1 kOhm und 330 nF oder aus 10 kOhm und 33 nF besteht.
Alleine die Flankenzeit zählt.
Da durch Ladung und Entladung von C die Flanke am Gatter-Eingang B noch
relativ steil ist, kommt es nur zu einem kurzen Schwingeinsatz. Die
Frequenz an OUT verdoppelt sich nicht, sie wird verdreifacht sich. Auf
dem Oszilloskopen fällt das nur schwer auf. Dehnt man den Zeitbereich,
kann man es sehen, wie dies in Teilbild 4.2 im Lupensymbol für die
Verdreifachung dargestellt ist. Eine folgende Digitalschaltung würde
damit kaum zurecht kommen! Erhöht man die Zeitkonstante weiter, kann man
auf diese Weise leicht eine unnütze Verfünffachung der Frequenz
erreichen. Es ist übrigens bei diesem Experiment sehr wichtig, dass +Ub
mit einem 100-nF-Kerko (Keramik-Kondensator) abgeblockt wird, wie es
eigentlich üblich ist.
Dem "bösen" Oszillieren auf Spur: Nur weil die Impulsflanken die
Anzahl der Schwingperioden sehr niedrig halten und sich somit verstecken
wollen, heisst das noch lange nicht, dass man diese Oszillation nicht
trotzdem dauerhaft beobachten kann. An Stelle einer langsam ansteigenden
oder fallenden Flanke, kann man genauso gut die Spannung zu dem einen
XOR-Gatter-Eingang konstant mit einer leichten Variabilität einstellen.
So kann man das Signal am Ausgang in Ruhe betrachten. Dies zeigt die
einfache Versuchsschaltung in Bild 5:
Man schaltet ein 10-Gang-Poti P mit 100 kOhm zwischen +Ub und GND. Dazu
kommt parallel zum Schleifer ein Spannungsteiler R1 und R2 mit je 1
k-Ohm mit der Präzision von 1 %. Damit entsteht eine Art Bereichsdehnung
wenn der Schleifer +Ub/2 eingestellt ist. Das bedeutet, wenn der
Poti-Schleifer exakt in Mittenstellung ist, liegt die Spannung am
Schleifer auf genau +Ub/2. Das selbe passiert mit R1 und R2. Allerdings
beträgt der Parallel-Widerstand von R1 und R2 500 Ohm, während es beim
Potischleifer in Mittenstellung 25 kOhm sind. Dieser Wert kommt
zustande, weil in Mittenstellung betragen die Teilwiderstände je 50
k-Ohm. Die Parallelberechnung dieser beiden Werte ergibt 25 kOhm.
Wenn man im Mittenbereich am Poti dreht, ändert sich die Spannung erst
nur sehr wenig im unteren mV-Bereich. Man kann so leicht eine sehr
geringe abweichende Spannung von +Ub/2 am Gatter-Eingang B einstellen, die
von der deutlich niederohmigeren Spannungsquelle aus R1 und R2 diktiert
wird. Auf diese Weise kann man beim Drehen am Poti P sehr leicht das
veränderliche Muster der Oszillation beobachten.
Dieses Muster zeigt sich durch die Änderung der Spannung im mV-Bereich,
bei der am CMOS-Ausgang beide MOSFETs leiten. Der gemeinsame Drainstrom
liegt bei +Ub = 12 VDC bei etwa 5 mA. Man kann C erhöhen bis zum "es
geht nicht mehr", die Oszillation bricht nicht ab. Von 100 nF bis etwa
10 µF, stets etwa das selbe wilde Oszillationsmuster. Mit 220 µF zum
Beispiel, das selbe, aber das Oszillationsmuster schaltet ständig ein
und aus mit einer sehr niedrigen Frequenz. Das erinnert mich ein wenig
an das so genannte "Pumpen" einer PLL-Schaltung, wenn die Dimensionierung
des Loop-Tiefpassfilter nicht stimmt. Falls sich jemand dafür
interessiert, dann bitte das Kapitel "Der netzfrequenzsynchrone
Frequenzmultiplier"
hier lesen.
Weil R1 und R2 nicht exakt +Ub halbieren, liegt der optimale Abgleich
des Schleifers ebenfalls nicht auf exakt +Ub/2. Dazu kommt, dass der
Triggerpegel am Eingang des XOR-Gatter auch eine gewisse Abweichung von
+Ub/2 hat und so verschiebt sich die optimale Mitteneinstellung des
Schleifer zu mehr oder weniger von +Ub/2 weg.
XOR-Frequenzverdoppler für niedrige Frequenzen: Will man niedrige
Frequenzen verdoppeln, ist dies unmöglich, wenn das XOR-Gatter keine
Schmitt-Trigger-Eigenschaft aufweist, wegen der Instabilität durch die
unerwünschte Oszillation während der zu grossen Flankenzeit. Nur, das
gibt es nicht, was Teilbild 6.1 suggeriert. Man muss, gemäss Teilbild
6.2a, die Aufgabe mit einem IC realisieren das vier NAND-Gatter enthält
und jedes Schmitt-Trigger-Eigenschaft aufweist. Diese vier NAND-Gatter
bilden zusammen ein XOR-Gatter mit zwei Eingängen. Für diesen Zweck
eignet sich der
CD4093.
Mit XOR-Gatter Gerät überwachen: Mit dieser Schaltung kann man mit
geringem Aufwand ein Gerät überwachen, das beliebig lange eingeschaltet
sein kann (Diagramm in Teilbild 6.2b). Das Gerät muss für den Ein- und
Ausschaltzustand allerdings ein Logiksignal liefern, das diese Zustände
anzeigt. Nun kann es sein, dass die nachfolgende Schaltung nur in der
Lage ist ein Impuls zu verarbeiten und kein dauerhafter HIGH- oder
LOW-Pegel. Dafür ist die XOR-Schaltung in Teilbild 6.2a bestens
geeignet. Sie dient als Interface zwischen Gerät und
Überwachungseinheit. Die Impulsdauer für den Ein- und Ausschaltvorgang
wird durch das RC-Glied bestimmt. Diese Zeit kann beliebig gewählt
werden. Weil der Triggerpegel am Eingang der XOR-Schaltung nicht exakt
+Ub/2 ist, ist die Impulsdauer beim Ein- und Ausschalten des zu
überwachenden Gerätes nicht exakt gleich. Falls dies ein Problem
bereitet, schaltet man ein Monoflop zwischen OUT und der nachfolgenden
Überwachungseinheit.
XOR-Frequenzverdoppler für höhere Frequenzen: Mit höheren
Frequenzen sind solche zu verstehen, wenn man es mit CMOS-Schaltungen der
Familie CD4xxx bzw. MC14xxx zu tun hat, was beim
CD4077B
der Fall ist. Bei einer Betriebsspannung von +10 VDC beträgt die
"Propagation Delay Time from Input to Output" typisch 50 ns und
das entspricht einer maximalen Frequenz von 10 MHz. Ein
Hochfrequenztechniker der heutigen Generation, würde dazu sagen, man
hätte es mit Gleichspannung zu tun. In der Tat weiss ich von
einer speziellen Schaltung für extrem schnelle Datenübertragung, wo ein
XOR-Schaltkreis für 60 GHz zur Anwendung kommt. Der Zweck ist mir
unbekannt. Will man den selben Frequenzverdoppler mit höheren Frequenzen
realisieren, geht das mit HCMOS oder ACMOS, allerdings mit dem Nachteil,
dass nur Betriebsspannungen von typisch 5 VDC oder 3.3 VDC möglich sind.
Die Schaltung Teilbild 7.1 zeigt einen schnellen Frequenzverdoppler mit
kleiner Impulszeit. Dazu verwendet man z.B. das 4-fach-2-Input-XNOR
CD4077B. Anstelle eines RC-Gliedes dienen maximal drei XOR-Gatter zur
Verzögerung. Daraus resultieren die Impulse mit doppelter Frequenz. Pro
Gatter beträgt die Verzögerungszeit etwa 50 ns. Mit allen drei sind etwa
150 ns, bei der Betriebsspannung von +12 VDC. Die Gatterlaufzeit pd hat
einen konstanten Wert von etwa 150 ns. Man hat also die Wahl von
drei Impulszeiten, wie dies Tabelle 7.4 zeigt.
Man sollte beim Umschalten eines der Schalter S auf einen andern, darauf
achten, dass man den einen zuerst ausschaltet und der andere danach
einschaltet. Also unterbrechend nach dem so genannten
Non-Overlapping-Prinzip. Haltet man dies nicht ein, sind kurzfristig
zwei Gatter-Ausgänge kurzgeschlossen. Es kann aber nichts passieren, weil
der Kurzschlussstrom ist nicht schädlich, da die
Drain-Source-Widerstände der gerade aktiven MOSFETs nicht sehr
niederohmig sind. Der Strom, welcher durch höhere Frequenzen um die 10
MHz verursacht wird, ist sogar deutlich höher, weil dabei vier
CMOS-Ausgänge schalten und Strom ziehen wenn die Flanken schalten.
XOR-GatterIC:A1 dient zusätzlich dem Zweck, dass man mit Schalter S4 die
Impulse auch invertiert ausgeben und darstellen kann (Diagramm 7.2
OUTb). Wenn man die Schalter S1 bis S3 korrekt unterbrechend umschaltet,
ist der Eingang Pin 2 des Gatter von IC:A4 kurzzeitig potenzialfrei, wenn
R2 nicht wäre. R2 schaltet während dieses Überganges GND an Pin 2.
Tabelle 7.3 ist selbsterklärend. Für die Schalter S1 bis S4 eignet sich
z.B. ein
DIP-Switch
mit vier Schaltern. Man nennt diese kleinen Print-Schalter auch
Mäuseklavier.
Thomas Schaerer, 30.04.2018